Разработчики создали Wireguard-FPGA — полностью аппаратную реализацию VPN Wireguard на основе ПЛИС Artix7. Проект с открытым исходным кодом, включая весь RTL, встраиваемое ПО, битстримы и инструменты сборки, что позволяет любому провести полный аудит безопасности. Идея в том, что аппаратная реализация обеспечивает wire-speed производительность даже на недорогих FPGA, а открытость гарантирует отсутствие бэкдоров. Вместо традиционных программных реализаций, которые могут быть уязвимы для атак по сторонним каналам, этот подход обеспечивает физическую изоляцию и эффективность. Проект приглашает к сотрудничеству и аудиту.

• Проект представляет собой реализацию WireGuard на FPGA, что позволяет достичь высокой производительности и низкого энергопотребления, но вызывает вопросы о целесообразности, поскольку обычное ПО может справляться с подобной задачей.
• Обсуждение затрагивает вопрос о том, почему не используется QUIC вместо WireGuard, несмотря на то, что он может предложить схожие возможности и при этом не требует специализированного оборудования.
• Участники обсуждения также поднимают вопрос о том, почему не используется уже готовое решение, такое как OpenVPN или IPSec, которые могли бы быть более подходящими для корпоративного использования.
• Некоторые участники высказывают мнение, что проект является "академическим грантваром", поскольку он не решает практическую задачу, а вместо этого служит демонстрацией возможностей FPGA.
• В то же время, другие участники подчеркивают, что это может быть полезно для обучения и исследований, а также может быть полезно в ситуациях, где требуется высокая безопасность и производительность.
• Наконец, обсуждение также затрагивает вопрос о том, почему не используется уже готовое решение, такое как OpenVPN или IPSec, которые могли бы быть более подходящими для корпоративного использования.

Разработка 10G Ethernet-ядра с минимальной латентностью — вводная часть. Автор описывает, как написал ядро для FPGA, которое при полном цикле loopback показывает задержку менее 60 нс. Подчеркиваются нестандартные приёмы верификации на cocotb/pytest и оптимизации, которые позволили добиться такой скорости. Серия будет охватывать архитектуру, измерения и сравнение с коммерческими решениями, а также потенциальные улучшения.

• Обсуждение вращается вокруг FPGA-дизайнеров, которые создают ультранизколатентное оборудование для HFT-компаний, и вызывает вопросы о ценности такой работы и её влиянии на жизнь и карьеру разработчика.
• Участники обсуждают, насколько "интересной" или "захватывающей" может быть такая работа, и как она влияет на жизнь разработчика.
• Обсуждается, что такая работа может быть очень стрессовой из-за ответственности за миллионы долларов в минуту.
• Также обсуждается, что такая работа может быть не очень хорошо оплачена, и что она может нести за собой серьёзные этические вопросы.
• В обсуждении также поднимается вопрос о том, что такая работа может быть не очень интересной, если учитывать, что она не предлагает много возможностей для роста и развития.

Облачный FPGA-ускоритель Alibaba на базе Kintex UltraScale+ можно приобрести на вторичном рынке всего за $200, что делает его привлекательной альтернативой новым платам стоимостью около $1000. Автор ставит задачу адаптировать эту плату для самостоятельного использования, несмотря на отсутствие документации и ограниченную поддержку в Vivado WebPack.

Ключевые шаги включают проверку работоспособности платы через PCIe, подключение отладчика через JTAG с использованием Segger J-Link и OpenOCD, определение распиновки и запись битстрима. Успешная конфигурация подтверждается через системные мониторы и тестовый дизайн, демонстрируя практическую возможность использования списанного enterprise-оборудования для хобби-проектов.

• Успешное использование Raspberry-PI V для подключения PCIe к плате Lattice Certus-Pro NX с демонстрацией работы в Microsoft Teams.
• Обсуждение доступности дешёвых плат с FPGA на вторичном рынке (eBay, AliExpress) и их потенциала для экспериментов, включая создание сетевого оборудования и ускорение баз данных.
• Рекомендация использовать адаптер FT2232H для совместимости с Vivado и обсуждение ограничений бесплатной версии ПО.
• Критика текущего состояния AI-инфраструктуры: отсутствие долгосрочных преимуществ у аппаратного обеспечения и медленное появление практических сервисов.
• Примеры реализации нейросетей на FPGA для высокоскоростного inference в научных задачах, несмотря на ограничения по памяти.

Проект Clavier представляет собой механическую клавиатуру на базе FPGA, которая интегрирует USB-хаб и различные интерфейсы связи. Это позволяет не только набирать текст, но и подключать периферийные устройства напрямую через клавиатуру, что упрощает организацию рабочего пространства и снижает нагрузку на порты компьютера.

Использование FPGA обеспечивает гибкость в настройке и кастомизации, включая программирование клавиш, макросов и поддержку специализированных протоколов. Такой подход открывает возможности для экспериментов с аппаратным обеспечением и создания уникальных конфигураций под конкретные задачи.

• Обсуждаются технические особенности FPGA-клавиатуры: выбор чипа (Lattice LFE5U-25F), его стоимость, причины отсутствия USB 3.0 и преимущества параллельной обработки сигналов без мультиплексирования.
• Участники спорят о целесообразности использования FPGA вместо микроконтроллера, отмечая сложность реализации сложной логики (макросы, слои) на VHDL против простоты QMK.
• Поднимаются вопросы безопасности: риски короткого замыкания из-за открытых контактов и сложность пайки BGA-компонентов.
• Обсуждаются инструменты проектирования: сравнение OpenSCAD и FreeCAD, а также альтернативы типа Cypress PSOC с упоминанием проблем с ПО.
• Затрагивается концептуальная идея проекта: создание чисто аппаратной, механической клавиатуры с минимальной задержкой и отсылками к телетайпам.

Компания Zero ASIC выпустила Wildebeest — инструмент синтеза для FPGA с рекордной производительностью, который впервые в opensource-сообществе сокращает разрыв в качестве результатов (QoR) с проприетарными аналогами. Ключевые инновации включают адаптацию алгоритмов синтеза под размер схемы, использование передовых команд abc9 для минимизации глубины логики и опору на обширный бенчмарк-набор из 150+ тестов. Разработку возглавил Тьерри Бессон, привнёсший 30-летний опыт создания коммерческих решений.

Wildebeest демонстрирует превосходство над ведущими коммерческими и opensource-инструментами: например, для picorv32 он использует на 20% меньше LUT, чем лучший проприетарный конкурент, при сравнимой глубине логики. Проект развивается при поддержке сообщества через открытый бенчмарк LogikBench, а в планах — дальнейшее улучшение QoR для полного преодоления технологического отрыва коммерческих инструментов.

• Открытые инструменты синтеза ценятся за отсутствие громоздких сред разработки, в отличие от проприетарных решений.
• Новый плагин для Yosys представлен как отдельный инструмент, но вызывает вопросы из-за ограниченной поддержки архитектур и отсутствия интеграции с основным проектом.
• Результаты бенчмарков подвергнуты критике за некорректное сравнение разных архитектур FPGA (LUT6 vs LUT4) и отсутствие данных о реальных устройствах.
• Открытые инструменты всё ещё отстают от проприетарных из-за отсутствия документации по битстримам и маршрутизации для популярных FPGA.
• Снижение логической глубины не всегда ведёт к повышению частоты, так как ключевым фактором задержки часто является маршрутизация, а не логика.

486Tang — 486 на FPGA размером с банковскую карту.

Вчера выложил на GitHub 486Tang v0.1: порт ядра ao486 (MiSTer) на китайскую Tang Console 138K. Первый запуск x86 вне Altera.

Архитектура

• SDRAM вместо DDR3: 16-бит, читаем по 32 бита за такт (2× частота).
• IDE на SD: BIOS, VGA-BIOS, CMOS и IDENTIFY в первых 128 КБ карты; загрузчик FPGA читает их сам.
• DDR3 отдана только фреймбуферу.

Отладка

• Verilator: загрузка до DOS за минуту, полные вейвформы.
• Bochs-BIOS пишет в порт 0x8888; вывод в терминал симулятора и UART.
• Флаги --sound, --ide для быстрого трассирования подсистем.
• 90 % багов — новый «клей»; пара сломалась из-за странного поведения синтезатора Gowin.

Производительность

Из коробки — 25 МГц 386-уровня.
Ускоряли:

1. Разбили сеть сброса (5 000 фан-аут → репликация вручную).
2. Укоротили путь выборки: в decoder_regs.v вынесли расчёт consume_count из критического пути, добавив регистр.
3. Проверяли изменения тестом test386.asm.

Цель — 33 МГц 486DX2.

• Проект реализует 486 на FPGA с DDR3-памятью; автор признаёт, что эпохе соответствовали бы FPM/EDO, но SDRAM проще синхронизировать.
• Логики занято 44 %, BRAM — 59 %, место для периферии ещё есть.
• «Живые» 486-совместимые чипы сейчас — Vortex86, устаревшие Quark, Eden; китайские «586»-SoC пока редки.
• DDR3 имеет минимальную частоту, поэтому для ретро-проектов её приходится подстраивать, в отличие от старой SDRAM.
• Сообщество мечтает о кредито-карточной плате в корпусе Amiga-600, способной запускать DOOM и, теоретически, HL1.

Люди, которые охотятся за старыми телевизорами

Телевизоры из другой эпохи, вытесненные современными плоскими экранами, всё ещё удивительно востребованы.

Шон Джоши, разработчик игр из Флориды, сразу заплатил $2500 за 10 телевизоров с электронно-лучевыми трубками (ЭЛТ). Это были профессиональные видео-мониторы (PVM), которые раньше использовались в больницах и на телевидении. Сегодня они стали мечтой ретро-геймеров.

Джоши входит в небольшую группу охотников за винтажными телевизорами с ностальгическим качеством изображения. «Если у тебя есть связи, это даёт преимущество», — говорит он.

Его контакт прислал ссылку на продажу ЭЛТ-телевизоров на eBay. Минуты спустя после покупки незнакомец предложил разделить затраты и помочь с перевозкой груза на 200 миль. Джоши согласился.

Почему люди готовы на такие усилия? Всё дело в уникальном свечении ЭЛТ-экранов, которое невозможно воспроизвести на современных дисплеях.

• Участники отмечают редкость и уникальность ЭЛТ-мониторов (CRT) в современном мире, особенно для молодого поколения.
• Обсуждаются технические особенности и сложность производства CRT, включая использование вакуумных трубок и магнитных пластин.
• Подчёркивается, что ретро-игры выглядят аутентично только на CRT, а современные эмуляторы не полностью передают этот эффект.
• Некоторые пользователи сожалеют о том, что избавились от своих CRT-мониторов, и делятся опытом их сохранения или поиска.
• Упоминается, что для игр с световым пистолетом (например, Duck Hunt) необходим CRT-телевизор из-за особенностей технологии.
• Отмечаются преимущества CRT, такие как высокая частота обновления и отсутствие задержки ввода, что важно для шутеров.
• Участники делятся личными историями и ностальгическими воспоминаниями, связанными с использованием CRT-техники.
• Обсуждаются современные FPGA-устройства и конвертеры (например, RetroTINK-4k), которые пытаются эмулировать CRT, но они дорогие.
• Затрагивается тема ремонта и экспериментов со старой CRT-техникой, а также коллекционной ценности некоторых моделей.

• Электронная бумага теперь обновляется с частотой до 60 Гц — как ЖК-дисплеи
• Новые пигменты и импульсное управление сократили время переключения до 16 мс
• Потребление осталось на уровне электронных книг: изображение держится без питания

• Стартап Modos показал dev-kit, который гоняет стандартный E-Ink модуль на 75 Гц; панель та же, «секрета» нет, просто быстрый контроллер на FPGA.
• На такой скорости энергопотребление платы 1–1,5 Вт, а сам дисплей тратит много сил на перетаскивание частиц; при 75 Гц LCD будет экономичнее.
• Ресурс ~1–10 млн обновлений: при 75 Гц это всего 4–40 часов работы, поэтому режим постоянного 75 Гц для ручного устройства непрактичен.
• Пользователи ждут не столько 75 Гц, сколько быструю «листалку» страниц без мерцания и гостинга; variable-refresh и частичные обновления важнее постоянной частоты.
• Тем не менее даже стационарный 75 Гц E-Inк-монитор без подсветки интересен программистам и читателям: глаза не устают, текст как на бумаге, работает на ярком свету.

Архитектура CPU, где есть только MOV
Сокращённый перевод

---

Идея: процессор может работать, имея лишь одну инструкцию — MOV. Всё (ALU, счётчик команд, регистры) выносится в память; вычисления = движению данных. Это TTA (Transport Triggered Architecture).

Как работает
Обычный CPU:

LOAD A, R0  
LOAD B, R1  
ADD R0, R1, R2  
STORE R2, C

TTA:

MOVE A, ALU_A  
MOVE B, ALU_B  
MOVE ALU_RESULT, C

Переходы — просто запись нового адреса в память-счётчик.

Собираем в симуляторе Digital

• 16-битная шина, 64 КБ RAM, архитектура фон-Неймана.
• Одна инструкция — 32 бита: 16 адрес источника + 16 адрес приёмника.
• 4 такта на инструкцию: выбор источника, выбор приёмника, чтение, запись.

Блоки

1. CPU: счётчик → лач → шина → защёлки.
2. Счётчик команд: 4×74HC161, загрузка по записи в магический адрес.
3. ALU: 4×74HC181, 2 входных регистра, декодер 5 битов команды + 1 бит выбора регистра.
4. Управление потоком: компаратор адреса + сигналы чтения/записи; позволяет условные переходы.

Итог: живой 16-битный TTA-процессор из 74-х серий, собранный в симуляторе.

• Обсуждение сосредоточено на «MOVE-only» и TTA-архитектурах: участники вспоминают забытый CMOVE 1990-х, сравнивают с MOV-only x86 и Intel Movfuscator.
• Упомянуты инструменты: OpenASIP для синтеза RTL и компиляции, симулятор Digital с 74181.
• Плюсы: минимальное железо, простота FPGA, явный параллелизм, потенциальная защита от целого класса эксплойтов.
• Минусы: DRAM-задержки, дорогой context-switch, слабая поддержка управляющего потока, практическая применимость лишь в глубоко встроенных устройствах.

tiny-tpu — минималистичный тензорный процессор, вдохновлённый Google TPU v1/v2.
Цель: дать студентам и исследователям открытый, понятный RTL-код для изучения архитектуры TPU без закрытых деталей Google.

Основное

• Ядро: rtl/, sim/, fpga/ — SystemVerilog, тесты, PYNQ-образ.
• Производительность: 8×8 систолическая матрица, 32-бит INT, 200 МГц на Artix-7.
• Поток данных: команды DMA → веса/активации → вычислительный массив → аккумуляторы → DRAM.
• Инструменты: Verilator, Vivado, Python-библиотека для генерации инструкций.

Быстрый старт

git clone https://github.com/tiny-tpu-v2/tiny-tpu.git
cd tiny-tpu
make sim        # симуляция
make fpga       # битстрим для PYNQ-Z2

Примеры

• examples/mnist/ — инференс MNIST за 3 мс.
• examples/resnet/ — слой ResNet-18 (пока симуляция).

Лицензия

MIT.

• Участники мечтают о «3D-принтере для кремниевых чипов», но большинство считает это нано-технологией, недоступной домашнему пользователю.
• Как промежуточный шаг упоминается TinyTapeout: онлайн-заказ микрочипов по стандартному процессу за сотни долларов.
• Кто-то спрашивает, сколько TPU нужно для запуска Gemini 2.5 Flash/Pro для одного пользователя и можно ли купить PCIe-карту с 4 TPU и 8 слотами ОЗУ за $5 000.
• Отдельная ветка хвалит красивую SVG-анимацию на сайте, предполагая, что это слоистые экспорты из Excalidraw.

Tiny-TPU: почему и как

Мы решились на безумное: собрать собственный TPU, не имея опыта в железе. Движимы желанием «переизобрести» ускоритель, а не копировать Google, мы пошли «кривым» путём: сначала пробуем самые простые идеи, потом читаем документацию. Цель — научиться думать без ИИ и понять, как устроены нейросети и чипы.

TPU — это ASIC, заточенный под матричные умножения (до 95 % вычислений в трансформерах). В отличие от GPU, он не умеет рисовать кадры, зато делает одно дело быстро и эффективно.

Как работает железо

• Тактовый цикл — базовая единица времени (пико-наносекунды). Всё происходит между «тиками».
• Verilog описывает логику:

  always @(posedge clk) c <= a + b;
  

  Регистры обновляются раз в цикл, а не мгновенно, как в софте.

Путь к игрушечному TPU

1. XOR-MLP 2→2→1 — разобрали вручную: прямой и обратный проходы, градиенты.
2. Философия — рисуем всё на бумаге, кодим без ИИ, проверяем «тупые» идеи.
3. Результат — работающий «той» TPU, который учится и выводит. Это не клон Google-TPU, а наша версия «как бы мы сделали».

Слайды и код: GitHub, Twitter, Drive.

• Проект описывает «игрушечный TPU», реализованный пока только в симуляции на Verilog.
• Участники обсуждают следующий шаг — запуск на FPGA (LiteX, отсутствие опыта пока не мешает).
• Вопросы о конечной цели: потребительские устройства, edge-вычисления или просто proof-of-concept.
• Некоторые советуют перейти с SystemVerilog на Chisel, как Google, но другие считают это избыточным для маленького проекта.
• Общий тон: восхищение работой и любопытство, что именно было «собрано».

Modos Paper Monitor — открытый e-paper монитор 75 Гц и dev-kit.
Собрано $61 611 из $110 000, 37 дней до конца кампании.

В комплекте

• Плата на FPGA (Caster, 60 Гц, открытая прошивка).
• 6" и 13" монохромные панели; контроллер подходит и к другим экранам 6–13,3".
• HDMI/USB, Linux/macOS/Windows.
• Корпус-чертежи и ПО на GitHub.

Почему это важно

• Закрытые драйверы и высокие цены тормозят e-paper.
• Мы даём инженерам и энтузиастам свободу экспериментировать и формировать стандарты (Discord, Mastodon, Matrix, Bluesky).

Возможности

• Низкая задержка: независимые области обновления, отмена прежних пикселей.
• Гибкие режимы: бинарный для скорости + гибридный серый для деталей.
• C API: полный контроль режимов и обновлений.

Цены

$199–$599, 6 вариантов комплектации.

GitHub-список совместимых экранов

• Проект Glider — полностью открытый: исходники, Verilog, документация и файлы платы на GitHub/GitLab.
• NLnet и ЕС профинансировали разработку; обсуждаются условия грантов и гражданство авторов.
• Контроллер на низкобюджетном FPGA выдаёт HDMI/USB-C, но пока не предлагает LVDS/eDP для моддинга ноутбуков.
• Демо показывает высокую скорость обновления при заметном «ghosting»; блики — особенность дешёвой панели, не самой платы.
• Участники хотят 21–24″ монохромный 30 Гц дисплей дешевле $500, сенсорный слой и драйверы X11/Wayland.
• Упомянуты альтернативы: Inkplate, TRMNL, Boox, а также DIY-кибердеки и ноутбуки ThinkPad T480 с e-ink.